

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09064078 A

(43) Date of publication of application: 07 . 03 . 97

(51) Int. CI

H01L 21/56 H01L 21/60 H01L 21/301 H01L 21/321

(21) Application number: 07219111

(22) Date of filing: 28 . 08 . 95

(71) Applicant:

**MATSUSHITA ELECTRIC WORKS** 

(72) Inventor:

**KUZUHARA KAZUNARI** 


# (54) SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING IT


### (57) Abstract:


PROBLEM TO BE SOLVED: To enable manufacturing with high productivity by forming bumps in one step.

SOLUTION: Bumps 1 are formed on a semiconductor wafer 4, resin 3 is prepared with the thickness of 1/5 to 1/2 of the height of the bumps 1 on the bump forming surface of a semiconductor wafer 1 and after curing the resin 3, the semiconductor wafer 1 is diced to chips 2. The bumps 1 are not buried in the resin 3 and the manufacturing of the bumps 2 does not require two steps.

COPYRIGHT: (C)1997,JPO







## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-64078

(43)公開日 平成9年(1997)3月7日


(51) Int.Cl. <sup>8</sup>	識別記号	庁内整理番号	FΙ			技術表示箇所	
H01L 21/5	6		H01L	21/56		R	
21/6	0 311			21/60	311S L 602L		
21/3	01		:	21/78			
21/321	21		:	21/92			
					603	G	
			審査請求	未請求	請求項の数2	OL (全 4 頁)	
(21)出願番号	特顧平7-219111	<b>特願平7-219111</b>		. 0000058	000005832 松下電工株式会社		
				松下電			
(22)出願日	平成7年(1995)8	平成7年(1995)8月28日		大阪府門	F門真市大字門真1048番地		
				葛原 -	一功		
				大阪府門	大阪府門真市大字門真1048番地松下電工株		
				式会社内	式会社内		
			(74)代理人	弁理士	石田 長七	(外2名)	
		•					


# (54) 【発明の名称】 半導体パッケージ及びその製造方法


## (57)【要約】

【課題】 バンプ形成が1工程で済み、生産性高く製造することができるようにする。

【解決手段】 半導体ウエハー4にバンプ1を形成し、 半導体ウエハー1のバンプ形成面にバンプ1の高さの1 /5~1/2の寸法の厚みでレジン3を設けると共にレ ジン3を硬化させた後、半導体ウエハー1をダイシング してチップ2に分割する。バンプ1がレジン3で埋もれ ることがなく、バンプ1を2つの工程で作製するような 必要がなくなる。









#### 【特許請求の範囲】

【請求項1】 表面にバンプが形成されたチップのバンプ形成面に、バンプの高さの1/5~1/2の寸法の厚みでレジンが被覆されていることを特徴とする半導体パッケージ。

【請求項2】 半導体ウエハーにバンプを形成し、半導体ウエハーのバンプ形成面にバンプの高さの1/5~1/2の寸法の厚みでレジンを設けると共にレジンを硬化させた後、半導体ウエハーをダイシングしてチップに分割することを特徴とする半導体パッケージの製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、バンプを設けた半 導体パッケージ及びその製造方法に関するものである。

#### [0002]

【従来の技術】半導体パッケージにバンプを設ける方法 としては、従来から特開平5-182972号公報等で 各種の技術が提供されている。図2は従来のその一例を 示すものであり、先ず、半導体ウエハーをダイシングし て得られた同図(a)のようなチップ2の表面の電極 (図示省略) に、同図 (b) に示すようにインナーバン プ1aを形成し、次に同図(c)のようにチップ2のイ ンナーバンプ1 aを形成した面を含めてチップ2の表面 にレジン3をモールドして設ける。このとき、インナー バンプ1aが表面に露出するようにレジン3をモールド するようにしてある。そしてこの後に、同図(d)のよ うにインナーバンプ1 a の露出面にアウターバンプ1 b を形成することによって、インナーバンプ1 a とアウタ ーバンプ1 b からなり、アウターバンプ1 b がレジン3 から突出したバンプ1を設けることができるものであ る。

#### [0003]

【発明が解決しようとする課題】上記のようにして、チップ2の表面を被覆するレジン3から突出するようにバンプ1を形成した半導体パッケージAを作製することができるのであるが、前記図2の方法ではバンプ1を形成する工程としてインナーバンプ1aを形成する工程とアウターバンプ1bを形成する工程の2工程が必要であり、工程数が多くなって生産性に問題を有するものであった。

【0004】本発明は上記の点に鑑みてなされたものであり、バンプ形成が1工程で済み、生産性高く製造することができる半導体パッケージ及びその製造方法を提供することを目的とするものである。

# [0005]

【課題を解決するための手段】本発明に係る半導体パッケージは、表面にバンプ1が形成されたチップ2のバンプ形成面に、バンプ1の高さの1/5~1/2の寸法の厚みでレジン3が被覆されていることを特徴とするものであり、バンプ1の高さの1/5~1/2の寸法の厚み

でレジン3を設けることによって、バンプ1がレジン3で埋もれることがなく、バンプ1を2つの工程で作製するような必要がなくなる。

【0006】また本発明に係る半導体パッケージの製造方法は、半導体ウエハー4にバンプ1を形成し、半導体ウエハー1のバンプ形成面にバンプ1の高さの1/5~1/2の寸法の厚みでレジン3を設けると共にレジンを硬化させた後、半導体ウエハー1をダイシングしてチップ2に分割することを特徴とするものであり、バンプ1の高さの1/5~1/2の寸法の厚みでレジン3を設けることによって、バンプ1がレジン3で埋もれることがなく、バンプ1を2つの工程で作製するような必要がなくなる。

#### [0007]

【発明の実施の形態】以下、本発明の実施の形態を説明する。図1において4は半導体ウエハーを示すものであり、この半導体ウエハー4に多数形成されたチップ(半導体回路)2は切断エリア6で区画されている。そして半導体ウエハー4上の各チップ2のエリア内においてアルミニウム等の電極(図示省略)が形成してあり、この電極に接続した状態で図1(a)に示すように半導体ウエハー4の表面にバンプ1が設けてある。バンプ1は共晶ハンダ等を生成させて形成することができる。

【0008】このように半導体ウエハー4の表面にバン プ1を形成した後、半導体ウエハー4のバンプ1を形成 した面を図1(b)のようにレジン3によって均一な厚 みで被覆する。レジン3による被覆は、半導体ウエハー 4を金型内にセットしてレジン3をモールド成形するこ とによって行なったり、半導体ウエハー4の表面にレジ ン3を塗布して行なったりすることができる。レジン3 としてはポリイミド等を用いることができるものであ る。そして本発明ではレジン3はバンプ1の高さ寸法よ りも小さい寸法の厚み、すなわちバンプ1の高さの1/ 5~1/2の寸法の厚みで設けるようにしてあり、バン プ1の半分以上がレジン3の表面から突出するようにし てある。レジン3の厚みがバンプ1の高さの1/5未満 であると、レジン3の層厚が薄くなり過ぎて、レジン3 によるウエハー4の保護効果等が不十分になる。逆にレ ジン3の厚みがバンプ1の高さの1/2を超えると、バ ンプ1がレジン3の表面から突出する寸法が小さくなり 過ぎて、バンプ1によるボンディングの信頼性が不十分 になる。このために本発明ではレジン3はバンプ1の高 さの1/5~1/2の寸法の厚みで設けるようにしてあ

【0009】上記のようにして半導体ウエハー4のバンプ1の形成面をレジン3で被覆して硬化させた後、半導体ウエハー4を切断エリア6でダイシングしてチップ2に分割し、図1(c)のようなチップサイズの超小型の半導体パッケージAを得ることができるものである。このようにして作製される半導体パッケージAにあって、

50

40

レジン3はバンプ1の高さの1/5~1/2の寸法の厚みで設けているために、バンプ1がレジン3で埋もれることがなくなり、従来のようにバンプ1をインナーバンプ1aとアウターバンプ1bとで形成してアウターバンプ1bをレジン3から突出させるような必要がなくなり、バンプ1の形成を1工程で行なうことができるものである。またこの半導体パッケージAにあっては、半導体ウエハー4の各チップ2に形成した各電極にバンプ1を設けることができ、電極密度と同等の高密度実装が可能になるものである。

#### [0010]

【発明の効果】上記のように本発明に係る半導体パッケージは、表面にバンプが形成されたチップのバンプ形成面に、バンプの高さの1/5~1/2の寸法の厚みでレジンが被覆されていることを特徴とするものであり、バンプがレジンで埋もれることがなく、バンプを2つの工程で作製するような必要がなくなって1工程で作製することができるものである。

【0011】また本発明に係る半導体パッケージの製造 20 方法は、半導体ウエハーにバンプを形成し、半導体ウエ ハーのバンプ形成面にバンプの高さの1/5~1/2の\*

\* 寸法の厚みでレジンを設けると共にレジンを硬化させた後、半導体ウエハーをダイシングしてチップに分割するようにしたので、バンプがレジンで埋もれることがなく、バンプを2つの工程で作製するような必要がなくなって1工程で作製することが可能になるものであって、生産性を高めることができるものであり、しかもレジンを設けた後に半導体ウエハーをダイシングすることによってチップサイズの超小型の半導体パッケージを得ることができるものである。

#### 10 【図面の簡単な説明】

【図1】本発明の実施の態様の一例を示すものであり、

- (a) はバンプを設けた半導体ウエハーの平面図、
- (b) はバンプとレジンを設けた半導体ウエハーの断面 図、(c) は半導体パッケージの拡大した断面図である。


【図2】従来例を示すものであり、(a), (b),(c), (d) はそれぞれ断面図である。


#### 【符号の説明】


- 1 バンプ
- 2 チップ
- 3 レジン
- 4 半導体ウエハー

[図2]









【図1】

